إلى جانب شركات EDA و IP و SoC ، تميزت DAC لهذا العام بعدد الهيئات الصناعية التي كانت تروج لعلامتها التجارية الخاصة وتضع المعايير التي يجب على الصناعة اتباعها.

Accellera ترتبط الهيئة التي تروّج لتصميم مستوى النظام ونماذج النمذجة والتحقق ، بالعديد من الشركات الرائدة في الصناعة ، مع إعلانات حول معايير جمعية الإمارات للغوص ومعايير الملكية الفكرية.

تهدف مهمة Accellera إلى توفير لغة المنصة لتحسين التصميم والتحقق والإنتاجية لمنتجات الإلكترونيات ، حسبما قال Lu Dai ، المدير الأقدم للهندسة في كرسي Qualcomm و Accellera عند الإعلان عن معيار اختبار التحفيز والـ Stimulus Standard (PSS) 1.0 الذي تمت الموافقة عليه من قبل المنظمة.

تسمح المواصفات - المتوفرة للتنزيل المجاني - للمستخدم بتحديد نية وسلوك التحقق مرة واحدة واستخدامها عبر تطبيقات ومنصات متعددة.

المعيار الجديد متاح على الفور تحميل مجانا.

يمكن للعديد من المستخدمين استخدام تمثيل واحد من سيناريوهات التحفيز والاختبار من أجل اختبار التغطية وتغطية البيانات للتحقق من الأجهزة والبرمجيات عبر مستويات مختلفة من التكامل وتحت تكوينات مختلفة لتوليد المحاكاة والمضاهاة والنماذج الأولية FPGA وتطبيقات ما بعد السيليكون.

ويعتقد داي أن المعيار سيكون له "تأثير عميق" على الصناعة ، حيث إنه ينقل التركيز من التحقق على مستوى النظام ويزيد من إنتاجية المصممين من خلال القدرة على استخدام مواصفات اختبار واحدة قابلة للنقل عبر منصات متعددة للتصميم والتحقق.

يعرّف المعيار لغة خاصة بمجال معين ويصاحب إعلانات فئة C ++ مكافئة من الناحية اللغوية ، وينشئ تمثيلًا منفردًا لسيناريوهات التحفيز والاختبار استنادًا إلى لغات البرمجة الشيئية ، ولغات التحقق من الأجهزة ولغات النمذجة السلوكية. يمكن استخدام النتيجة من قبل فريق التصميم بأكمله ، من مجالات التحقق والاختبار والتصميم ، وتحت تكوينات مختلفة واختيار أفضل الأدوات من موردين مختلفين لمتطلبات التحقق. يستخدم المعيار بنى أصلية لتدفق البيانات ، التزامن والتزامن ، ومتطلبات الموارد والحالات والانتقالات.

في DAC ، إيقاع أعلن أن لها Perspec نظام التحقق أداة تصميم تدعم معيار اختبار المحمولة والتحفيز. جزء من المدقق مجموعة من الأدوات ، وهي تعمل على أتمتة إغلاق تغطية السيارات والجوّال والخادم SoC ، كما يُزعم أنها تعمل على تحسين إنتاجية اختبار على مستوى النظام بعامل 10.

يوفر Perspec System Verifier نهجًا يستند إلى نموذج تجريدي لتعريف حالات استخدام SoC من نموذج PSS ويستخدم مخططات نشاط لغة Unified Modeling (UML) لتصور الاختبارات التي تم إنشاؤها.

تم تحسين اختبارات Perspec System Verifier لكل أداة في Verification Suite ، بما في ذلك Cadence Xcelium Parallel Logic Simulation ، و Palladium Z1 Enterprise Emulation Platform و Protium S1 FPGA القائم على النظام الأساسي للنماذج. تتكامل الأداة أيضًا مع نظام تسجيل الدخول vManager Metric-Driven الخاص بالشركة لدعم تغطية حالة الاستخدام الجديدة في نظام PSS. فهو يولد اختبارات يمكنها استخدام IP للتحقق (VIP) ، بحيث يمكن إعادة استخدام محتوى التحقق عبر منهجية PSS ، لتسريع عملية التحقق من التحقق من الهوية.

شركة أخرى تدعم PSS هي الناصح. ستدعم الشركة إصدارها القادم من أداة Questa inFact المعيار. (تبرعت الشركة بتكنولوجيا Questa inFact إلى المنظمة في عام 2014 وهي أساس المعيار ، وتدعي الشركة.)

ويعتقد أن نظام PSS سيزيد من اعتماده التحفيز المحمول إلى الاستخدام الأوسع والشامل ويساعد مهندسي IC على التعاون بكفاءة في تصميم المنتجات للأسواق الجديدة والناشئة ، مثل الذكاء الاصطناعي (AI) ، والاتصال اللاسلكي 5G والقيادة الذاتية.

تستخدم Questa inFact تقنيات التعلم الآلي والتنقيب عن البيانات لزيادة الإنتاجية بما يصل إلى 40 عامل ، كما يقول Mentor ، وعبر مراحل متعددة من تطوير IC. يستطيع المصممون إكمال تحليل الأداء والقدرة على مستوى IC ، ويمكن لمهندسي التحقق تحقيق مستويات أعلى من التغطية في وقت أقل ، في حين يمكن لمهندسي التحقق من الصحة دمج الأجهزة والبرمجيات بشكل كامل ، ويمكن لمهندسي الاختبار تحليل وتحسين بيئات اختبار الانحدار ، كما أوضح مارك أولن ، مدير مجموعة تسويق المنتجات ، قسم Mentor IC Verification Solutions.

تعمل الشركة على تحسين الأداة للامتثال لنظام PSS نظرًا لتطورها وإضافة تقنيات التصنيف التطبيقي إلى تقنية Questa inFact المستندة إلى الرسوم البيانية لتمكين استهداف السيناريوهات التي لم يتم التحقق منها بعد. هذا يسرع أهداف تغطية الاجتماع على مستوى كتلة IP ، ويزيد من فائدة اختبار المعادن العارية على مستوى IC. يتعلم الأداة من كل سيناريو لاحق أثناء المحاكاة أو مضاهاة.

يوسع تطبيق تكنولوجيا استخراج البيانات تطبيق التحفيز المحمول إلى ما بعد التحقق. فهو يمكّن الأداة من تجميع ونشاط النشاط على مستوى المعاملات لتمييز معلمات أداء تصميم IC ، مثل كفاءة توجيه النسيج وعرض النطاق ، ووقت استجابة النظام ، واتساق ذاكرة التخزين المؤقت ، وكفاءة التحكيم ، والتنفيذ خارج التنفيذ ، وأداء شفرة التشغيل. ويمكنه أيضًا تحليل وتحسين بيئة اختبار الانحدار ، لتجنب الحاجة إلى دورات المحاكاة والمضاهاة.

يمكن استخدام الأداة لإنشاء سيناريوهات اختبار UVM SystemVerilog للتغطية الوظيفية على مستوى كتلة IP مع محاكي Questa ، ومن ثم إعادة استخدام سيناريوهات الاختبار لإنشاء اختبارات C / C ++ لإنشاء حركة المرور في التحقق من مستوى IC مع محاكي Veloce للشركة . ويمكن أيضًا استخدامه لإنشاء رمز التجميع على مستوى النظام للتحقق من مجموعة التعليمات وسيناريوهات C / C ++ للتنقيب المعماري باستخدام نظام النماذج الافتراضية الظاهري. عند استخدامها مع مجموعة أدوات Mentor’s Catapult Synthesis عالية المستوى ، يمكنها توليد سيناريوهات C / C ++ من قبل ، واختبار RTL بعد ذلك ، توليف سلوكي.